



















Programmierbare Logiken bei Bürklin Elektronik
Im Zusammenhang mit logischem Programmieren spielen komplexe, programmierbare Logikgeräte (CPLD) und feldprogrammierbare Gate-Arrays (FPGA) eine wichtige Rolle. Dabei handelt es sich um elektronische Schaltungen, die aus Komponenten wie Widerständen und Transistoren bestehen. Diese wiederum sind durch Drähte oder Leiterbahnen miteinander verbunden.
CPLD und FPGA bei Bürklin Elektronik im Vergleich
Schon beim Aufbau unterscheiden sich die beiden Logiken voneinander. CPLDs setzen sich aus mehreren programmierbaren Funktionsblöcken zusammen. In jedem davon sind Makrozellen die Hauptbausteine. Die Ein- und Ausgänge der Funktionsblöcke sind über die Global Interconnection Matrix (GIM) verbunden. Zu den wesentlichen Vorteilen zählen der nichtflüchtige Speicher sowie die kostengünstige Anschaffung.
FPGAs bieten im Vergleich zu CPLDs mehr Logikressourcen und Speicherelemente. Diese Logik besteht aus einem Halbleiterbauelement, das eine Matrix von konfigurierbaren Logikblöcken enthält. Die einzelnen Blöcke arbeiten auf Basis von programmierbaren Verbindungen miteinander. Moderne FPGAs verfügen über rund 330.000 Logikblöcke mit 1.100 Ein- und Ausgängen.
Der Entwurf der Schaltung des FPGA erfolgt mithilfe der Hardware-Beschreibungssprache. Bei der Konfiguration sind einfache UND-Gates oder komplexere Systeme, die als Multi-Core-Prozessor ausgeführt werden, möglich. Die Speicherung der Konfigurationen erfolgt im RAM. Bei einem Stromausfall werden sie gelöscht.
Tipp von Bürklin Elektronik zu programmierbaren Logiken
Die Entscheidung, ob eine CPLD oder ein FPGA gewählt wird, hängt vom Verwendungszweck sowie vom Bedarf an Logikressourcen und Speicherelementen ab. Wenn Sie Unterstützung bei der Auswahl einer Logik brauchen, wenden Sie sich an [email protected]!